↑ トップ頁へ

2003.4.27
 
 


PS3用半導体の威力(2:高度すぎるチップ)…

 今から工場投資を始めるのだから、「CELL」の試作品提供は早くて2004年になるだろう。発表によれば、2005年に上市予定である。(http://www.sony.co.jp/SonyInfo/News/Press/200304/03-0421)
 基板はSilicon On Insulatorになる。
 MPUとグラフィックチップが1チップ化する。
 しかも、Embedded DRAMだ。ついに、ロジックとメモリーの本格的混載が始まることになる。
 まさに、先端技術のオンパレードといえる。

MPU面積
mm2
グラフィックチップ面積
mm2
線幅ルール
nm
1999 240 279 250
2000 224 180
2001 110 108 180〜150
2002 73 108 150
2003  -  96〜83 113
2004 86(合体) ←0 90

 技術力の誇示だけなら、ここまで先端にこだわる必要はあるまい。ということは、ハード上で複合機能発揮を図る設計思想があると思われる。
 換言すれば、見かけではマルチ機能でも、実際には1つのソフトを交互に動かすレベルでは満足できない訳だ。ハード上で、本格的なマルチ稼動を図りたいのである。
 おそらく、利用者が感じないバックグラウンドで、通信ネットワークを支える仕組みを稼動させるのだろう。

 発表資料によれば、線幅ルールは90nmである。さらに、2005年には300mmウエハを用いた65nmを実現する予定だ。将来は45nmまで進むらしい。

 過去の線幅ルールの実態が発表されたが、チップ面積の縮小化は劇的である。プロセス技術開発では徹底的な研究開発が進められたことがわかる。(表は、記者会見発表図から数字を抜き出したもの http://www.zdnet.co.jp/news/0304/21/nj00_sony.html)
 このスピードで、チップ面積縮小とウエハ面積拡大が進むのだから、凄まじい生産性向上が進んでいるといえる。このスピードでコスト競争力を培ってきたのである。

 しかし、このようなコスト競争力発揮には、前提条件がある。生産性が余りに高くなり、生産能力が急増しているため、これに応えることができるだけの需要が確保できないと操業率が低下しかねないのである。
 つまり、プレイステーション3の売れ行きが計画未達になると、収益が急激に悪化することを意味する。
 旧世代の生産設備も問題になる。設備を売却しないなら、生産余力を生かす製品が必要となる。今までは、購入の方がメリットがあるため仕入ていた半導体を、自製することになりかねない。このような製品に競争力があるとは限らない。下手をすると、足を引っ張られるかもしれない。

 従って、「CELL」構想は、屋台骨を揺るがしかねない一大意思決定だ。今回の投資決定の発表は、リスク高くても、新市場創出に賭けるとの決意を示したものといえる。

   過去記載の
   ・「PS3用半導体の威力(1:不明な用途)…」へ (20030426)


 技術力検証の目次へ>>>     トップ頁へ>>>
 
    (C) 1999-2004 RandDManagement.com